大多数情况下，现代电子系统设计包括设计各种元器件或者彼此隔离度较近的系统。IC的设计和管脚输出是由芯片上的电路位置决定的。封装设计师采用“扔过墙”的芯片设计，并尽可能设计较短的封装键合线，从而使封装尽可能小。然后PCB板设计师，通常一直怨声载道，拿起封装IC，绞尽脑汁找出布线信号的方法，而这看上去总像是错放在某个管脚或焊球上。

随着如今SoC复杂程度的不断增加，以及多芯片封装的发展，各公司已开始认识到IC、封装基底和PCB板设计组之间交叉领域协作的价值。由于高管脚数目器件具有成本敏感性这一特点，工程师不得不重新考虑在对复杂的IC封装变量进行折衷的同时，如何规划和优化芯片的I/O布局。并且针对多个板级平台进行所有这些工作。现在，各种工具的出现让封装和PCB的设计成为一个合作、相互受益的过程。

认知设计

要最大程度地发挥作用，EDA工具应当清楚知道会在其他过程中用到的工具。在封装和PCB板设计领域，相互之间的认识很少。诚然，FPGA管脚输出可以在一定范围内由用户定义，但“标准”元件一般没有这样的选项。

让工具清楚设计及产品设计到工艺流程中的其他环节，这些工具就能在更短的时间内合作并交付出更好的系统设计。此外，标准IC芯片能以不同方式封装，这取决于终端产品的外形参数，从而为各种方式实现更为优化的解决方案。

工具之间如何快速地进行相互认知，然后合作交付出更优的设计呢？使用相同CPU芯片的智能手机和平板电脑的设计便可以完美地说明这一模式。显然，许多移动设备公司正在进行这样的尝试。

然而，相比智能手机，平板电脑的PCB基板上可用面积显然更大，其约束也更少。因此，平板电脑上的CPU封装可能更大，有不同的管脚输出，或者可能比智能手机上的CPU功耗更大功率。因此，单个“标准”封装可能并非最佳应用封装（图1）。

平板电脑设计可能有更多可用的基板面积布局CPU和胶接电路

图1：平板电脑设计可能有更多可用的基板面积布局CPU和胶接电路，使上层封装进行运作。但对于使用相同CPU的智能手机而言，这种方式空间要求过大，因此更好的解决方案是使用下层封装。

现在，使用新工具，设计师能配置芯片，从封装的视角“看看”设计，再转移到PCB板（传统方法），或先了解PCB设计要求，再返回到封装设计中。而且，他们能拿到每个使用该CPU的产品，再从PCB板回过头来设计专门为此进行设计优化的最佳封装。