原理图常见错误
(1)ERC报告管脚没有接入信号:
创建封装时给管脚定义了I/O属性;
创建元件或放置元件时修改了不一致的grid属性,管脚与线没有连上;
创建元件时pin方向反向,必须非pin name端连线;
而最常见的原因,是没有建立工程文件,这是初学者最容易犯的错误。
(2)元件跑到图纸界外:没有在元件库图表纸中心创建元件。
(3)创建的工程文件网络表只能部分调入线路板:生成netlist时没有选择为global。
(4)当使用自己创建的多部分组成的元件时,千万不要使用annotate。
PCB中常见错误
(1)网络载入时报告NODE没有找到